招聘人数:3 人
到岗时间:1个月之内
婚况要求:不限婚况
岗位职责:
1.解读网络通信协议或用户需求,参与确定设计整体框架和模块划分、接口信号定义,参与完成数字芯片的系统设计方案和详细设计方案;
2.参与芯片中数字逻辑电路的实现,保证电路功能正确,性能达标;
3.负责模块的RTL实现与交付,配合验证收敛问题,配合后端解决芯片时序等问题;
4.参与完成网表综合脚本、时序约束的编写,完成综合网表交付;
任职要求:
1.本科及以上学历;微电子、通信、网络、电子工程专业或计算机专业
2.拥有3年以上的数字设计经验,精通Verilog硬件描述语言,熟悉常用电路设计方法,对芯片开发流程有一定了解;
3.熟悉RTL前端实现所遵从的通用设计规范,熟悉spyglass等代码检查工具的检查规则;
4.熟悉AXI协议,有SOC芯片设计经验、熟悉ARMCPUcore者优先
5.有PCIe、高速以太网口、DDR等高速接口的集成或开发和调试经验者优先;
6.有高速网络处理引擎和智能网卡芯片等的设计、调试和性能调优经验者优先;
求职提醒:求职过程请勿缴纳费用,谨防诈骗!若信息不实请举报。