招聘人数:2 人
到岗时间:1个月之内
婚况要求:不限婚况
岗位职责:
1.根据产品说明负责模块的接口定义,RTL代码编写,和文档整理。
2.负责RTL综合,时序检查,UPF定义,Lint/CDC等检查,确保设计代码质量。
3.负责和配合集成,供电,时钟,复位,面积和功耗优化工作。
4.负责所设计模块的基本功能验证定义和仿真,配合验证工程师完成详细的验证工作。
5.配合支持芯片的样品调试和问题解决。
6.参与项目的整体规划,保证负责模块的按时,高质量交付。
任职要求:
1.通信、电子工程、微电子等相关专业硕士及以上学历,5-15年IC设计经验。
2.熟练使用Verilog/SystemVerilog/VHDL语言进行代码开发,熟练使用EDA设计验证工具:VCS,Verdi,Spyglass等。
3.有5G,LTE,NoC,LPDDR,ARM,DSP,PCIE,Security,Clock,Power,FPGA等开发应用经验者优先。
4.具有良好的英文能力,阅读和日常交流通畅。
5.具有较强的协调、沟通能力,和良好的团队精神。
求职提醒:求职过程请勿缴纳费用,谨防诈骗!若信息不实请举报。