招聘人数:3 人
到岗时间:1个月之内
婚况要求:不限婚况
岗位职责:
1.参与架构协作,撰写、维护微架构文档;
2.参与模块RTL代码编写;
3.与验证团队合作,定义、核对以及加强验证计划书。做功能调试,分析和提升测试点覆盖率,直到最终的验证收敛;
4.与设计集成团队、物理设计团队合作,完成时序收敛,控制设计质量;
5.参与设计性能、功耗、面积的发掘和优化。
任职资格:
1.熟练使用Verilog,SystemVerilog并通晓逻辑设计各环节;
2.根据从业资历,3到10年的涵盖微架构编写,RT代码编写、综合、代码质量检查等的逻辑设计经验;
3.对覆盖率驱动的,随机约束的验证方法有丰富的知识和经验;
4.有计算及架构,GPU和机器学习经验的将给与优先考虑;
5.熟悉片上总线协议,如AMBA等,熟悉crossbar/noc架构优先;
6.熟悉clock/reset/power的设计优先;
7.熟悉PCI-E,DDR3/
4,USB,MIPIPHY等高速接口设计优先;
8.良好的沟通能力和团队合作精神。
求职提醒:求职过程请勿缴纳费用,谨防诈骗!若信息不实请举报。