招聘人数:8 人
到岗时间:1个月之内
婚况要求:不限婚况
岗位职责:
1)参与ASIC系统设计方案讨论及模块划分;
2)负责完成所承担接口或模块的逻辑设计与实现;
3)负责功能仿真、逻辑综合、时序仿真和实物测试等;
4)负责ASIC产品的FPGA功能验证。
任职要求:
1)熟练掌握常用前端设计EDA工具,包括Vivado、VCS、Verdi,DC、PrimeTime等;
2)熟悉Verilog、SystemVerilog、TCL、Perl等语言;
3)可独立编写仿真代码进行模块级、系统级仿真验证;
4)有芯片设计的FPGA验证经验;
5)有PCIe、DDR等设计、验证经验者优先;
6)计算机、微电子、通信、软件工程等相关专业,本科以上学历,五年以上ASIC设计、FPGA验证经验。
求职提醒:求职过程请勿缴纳费用,谨防诈骗!若信息不实请举报。