招聘人数：7 人
到岗时间：1个月之内
婚况要求：不限婚况
1.负责制定系统验证计划
2.负责ST/IT平台的架构设计和平台搭建
3.根据产品需求完成测试点的分解和测试用例构造、测试工作
4.负责ST代码覆盖率和功能覆盖率收集及覆盖率收敛
职位要求：
1.2年以上FPGA/ASIC验证经验
2.熟练掌握sytemVerilog语言和UVM方法学
3.熟练掌握vcs/verdi/Questsim等仿真验证工具
4.熟练掌握一种脚本语言(python,shell,perl等)
5.良好的沟通、团队合作能力，富有激情
加分项：
1.有PCIE、DDR3/
4、Ethernet、高速serdes等常用接口验证及VIP使用经验
2.有大规模FPGA/ASIC项目验证经验
3.有芯片tapeout经验
5.有网络转发、存储virtio/nvme、rdma等业务验证经验
6.有cocotb开发验证平台经验，熟练使用python
求职提醒：求职过程请勿缴纳费用，谨防诈骗！若信息不实请举报。
公安网警备案：50011802010409；
