岗位职责:
负责芯片时序控制部分的RTL设计;
负责验证pattern的建立;
负责FPGA验证芯片功能。
任职资格
1、 统招硕士学历,具备5年及以上时序控制电路开发经验,熟悉Source/Gate/Power 的时序控制;
2、 熟练使用Verilog HDL 语言,熟悉pre-layout flow, FPGA验证, IC测试等;
3、 有显示相关芯片开发经验尤佳。
点击海报查看大图,长按保存后进行分享
为保护用户隐私,本号码为虚拟号码
请使用手机号 {{prvusertel}} 拨打电话